Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/001211

International filing date: 28 January 2005 (28.01.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-023335

Filing date: 30 January 2004 (30.01.2004)

Date of receipt at the International Bureau: 14 April 2005 (14.04.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)





22.02.2005

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application: 2004年 1月30日

出願番号

特願2004-023335

Application Number: [ST. 10/C]:

[JP2004-023335]

出 願 人

日本ビクター株式会社

Applicant(s):

2005年 3月31日

特許庁長官 Commissioner, Japan Patent Office i) (1)



特許願 【書類名】 415001145 【整理番号】 平成16年 1月30日 【提出日】 特許庁長官殿 【あて先】 G09C 1/00 【国際特許分類】 H03K 3/84 H04L 9/24 【発明者】 神奈川県横浜市神奈川区守屋町3丁目12番地 日本ビクター株 【住所又は居所】 式会社内 猪羽 涉 【氏名】 【発明者】 神奈川県横浜市神奈川区守屋町3丁目12番地 日本ビクター株 【住所又は居所】 式会社内 日暮 誠司 【氏名】 【特許出願人】 【識別番号】 000004329 日本ビクター株式会社 【氏名又は名称】 【代理人】 【識別番号】 100083806 【弁理士】 三好 秀和 【氏名又は名称】 03-3504-3075 【電話番号】 【選任した代理人】 100068342 【識別番号】 【弁理士】 三好 保男 【氏名又は名称】 【選任した代理人】 【識別番号】 100101247 【弁理士】 【氏名又は名称】 高橋 俊一 【手数料の表示】 【予納台帳番号】 001982 21,000円 【納付金額】 【提出物件の目録】 特許請求の範囲 1 【物件名】 明細書 1 【物件名】

図面 1

要約書 1

9802012

【物件名】 【物件名】

【包括委任状番号】

【書類名】特許請求の範囲

【請求項1】

所定のビット長の擬似乱数列を生成する擬似乱数生成装置であって、

m段のシフトレジスタを有し、所定のビット長のビット列を出力する第1の線形フィードバックシフトレジスタと、

n段のシフトレジスタを有し、所定のビット長のビット列を出力する第2の線形フィードバックシフトレジスタと、

所定の条件に従って、前記第1の線形フィードバックシフトレジスタおよび前記第2の線形フィードバックシフトレジスタを構成する各シフトレジスタの初期値を生成し、それぞれの当該初期値を前記第1の線形フィードバックシフトレジスタおよび前記第2の線形フィードバックシフトレジスタへ供給する初期値生成手段と、

所定の条件に従って、前記第2の線形フィードバックシフトレジスタの特性多項式の係数を生成し、前記第2の線形フィードバックシフトレジスタへ供給する多項式係数生成手段と、

前記第1の線形フィードバックシフトレジスタの特性多項式として原始多項式を前記原 始多項式より少ない情報量の識別番号と共に複数記憶する原始多項式記憶手段と、

所定の条件に従って、前記原始多項式記憶手段に記憶されている原始多項式を1つ選択し、その原始多項式の係数を特性多項式の係数として前記第1の線形フィードバックシフトレジスタへ供給する原始多項式選択手段と、

前記第1の線形フィードバックシフトレジスタから出力されるビット列と、および前記第2の線形フィードバックシフトレジスタから出力されるビット列とに基づいて、各ビットの論理演算から所定のビット長の擬似乱数列を生成し、出力する擬似乱数出力手段と、を備えることを特徴とする擬似乱数生成装置。

【請求項2】

前記擬似乱数生成装置は、

前記原始多項式選択手段によって選択された前記原始多項式の識別番号、前記初期値生成手段によって生成された前記第1の線形フィードバックシフトレジスタおよび前記第2の線形フィードバックシフトレジスタを構成する各シフトレジスタの初期値、前記多項式係数生成手段によって生成された前記特性多項式の係数のそれぞれからなるイニシャルデータを生成、当該イニシャルデータを他の擬似乱数生成装置へ送出し、当該イニシャルデータを他の擬似乱数生成装置から受信した場合は、当該イニシャルデータから前記第1のフィードバックシフトレジスタと前記第2の7イードバックシフトレジスタとの各初期値を抽出して前記第1の線形フィードバックシフトレジスタと前記第2の線形フィードバックシフトレジスタと前記第2の線形フィードバックシフトレジスタと前記第2の線形フィードバックシフトレジスタへ供給し、当該イニシャルデータから前記 原始多項式の識別番号を抽出して前記原始多項式選択手段に供給する通信手段を備え、

前記原始多項式選択手段は、前記通信手段によって抽出された前記識別番号を基に、前記原始多項式記憶手段に記憶されている原始多項式を1つ選択し、その原始多項式の係数を前記第1の線形フィードバックシフトレジスタへ供給する手段であることを特徴とする請求項1に記載の擬似乱数生成装置。

【請求項3】

所定のビット長の擬似乱数列を生成するコンピュータによって実行される擬似乱数生成 プログラムであって、

当該擬似乱数生成プログラムは、前記コンピュータを

m段のシフトレジスタを有し、所定のビット長のビット列を出力する第1の線形フィードバックシフトレジスタと、

n段のシフトレジスタを有し、所定のビット長のビット列を出力する第2の線形フィードバックシフトレジスタと、

所定の条件に従って、前記第1の線形フィードバックシフトレジスタおよび前記第2の 線形フィードバックシフトレジスタを構成する各シフトレジスタの初期値を生成し、それ ぞれの当該初期値を前記第1の線形フィードバックシフトレジスタおよび前記第2の線形フィードバックシフトレジスタへ供給する初期値生成手段と、

所定の条件に従って、前記第2の線形フィードバックシフトレジスタの特性多項式の係数を生成し、前記第2の線形フィードバックシフトレジスタへ供給する多項式係数生成手段と、

前記第1の線形フィードバックシフトレジスタの特性多項式として原始多項式を前記原始多項式より少ない情報量の識別番号と共に複数記憶する原始多項式記憶手段と、

所定の条件に従って、前記原始多項式記憶手段に記憶されている原始多項式を1つ選択し、その原始多項式の係数を特性多項式の係数として前記第1の線形フィードバックシフトレジスタへ供給する原始多項式選択手段と、

前記第1の線形フィードバックシフトレジスタから出力されるビット列と、および前記第2の線形フィードバックシフトレジスタから出力されるビット列とに基づいて、各ビットの論理演算から所定のビット長の擬似乱数列を生成し、出力する擬似乱数出力手段と、して機能させることを特徴とする擬似乱数生成プログラム。

【請求項4】

前記擬似乱数生成プログラムは、前記コンピュータを

前記原始多項式選択手段によって選択された前記原始多項式の識別番号、前記初期値生成手段によって生成された前記第1の線形フィードバックシフトレジスタおよび前記第2の線形フィードバックシフトレジスタを構成する各シフトレジスタの初期値、前記多項式係数生成手段によって生成された前記特性多項式の係数のそれぞれからなるイニシャルデータを生成、当該イニシャルデータを他の擬似乱数生成装置へ送出し、当該イニシャルデータを他の擬似乱数生成装置から受信した場合は、当該イニシャルデータから前記第1のフィードバックシフトレジスタと前記第2の7ィードバックシフトレジスタとの各初期値を抽出して前記第1の線形フィードバックシフトレジスタと前記第2の線形フィードバックシフトレジスタと前記等2の線形フィードバックシフトレジスタへ供給し、当該イニシャルデータから前記第2の線形フィードバックシフトレジスタへ供給し、当該イニシャルデータから前記原始多項式の識別番号を抽出して前記原始多項式選択手段に供給する通信手段としても機能させ、

前記原始多項式選択手段は、前記通信手段によって抽出された前記識別番号を基に、前記原始多項式記憶手段に記憶されている原始多項式を1つ選択し、その原始多項式の係数を前記第1の線形フィードバックシフトレジスタへ供給する手段であることを特徴とする請求項3に記載の擬似乱数生成プログラム。

【書類名】明細書

【発明の名称】擬似乱数生成装置および擬似乱数生成プログラム

【技術分野】

[0001]

本発明は、暗号通信に利用される擬似乱数を生成する擬似乱数生成装置および擬似乱数生成プログラムに関する。

【背景技術】

[0002]

現在、電話や無線、インターネット等におけるデータ通信では、通信されるデータを第三者による盗聴や改ざんから保護するために、データの暗号化が行われている。データの送信側では、暗号鍵を用いて送信するデータを暗号化した後送信し、受信側では、その暗号化されたデータを受信すると、復号鍵を用いて復号化しデータを得ている。もしこの時、第三者がデータを傍受しても、正当な復号鍵を持たないため暗号化されたデータを復号することができず、また、意図したデータの改ざんを行うこともできない。

[0003]

このような暗号化の方式には、共通鍵暗号方式や公開鍵暗号方式があり、それぞれの特徴をいかして利用される条件に応じて選択される。いずれの方式であっても、暗号鍵によって通信されるデータの安全性が保障されており、その暗号鍵は容易に推測されないように擬似乱数を用いる方法が知られている。

[0004]

例えば、線形フィードバックシフトレジスタによる擬似乱数の生成方法では、乱数生成のための比較的短い初期値からデータ長の長い擬似乱数列を生成することができるため、複数の装置で同じ擬似乱数を生成しようとするとき、初期値を共有するだけで良い。また、一般に、特定の条件を満たす原始多項式を特性多項式とする複数の線形フィードバックシフトレジスタを組み合わせることで、生成される擬似乱数の予測が困難な擬似乱数生成装置を実現可能なことが知られている。さらに、初期値を共有しなくても、複数の線形フィードバックシフトレジスタの選択情報を共有化することで、同じ擬似乱数列を生成することも可能である(特許文献1)。

[0005]

しかしながら、線形フィードバックシフトレジスタを用いた擬似乱数生成装置では、たとえ非線形な処理を組み合わせた方法であっても、ある特定のアルゴリズムで擬似乱数が生成されるため、初期値や生成される擬似乱数列の一部からその後生成される擬似乱数が推測される恐れがあった。

[0006]

また、複数の線形フィードバックシフトレジスタからいくつかのレジスタを選択して擬似乱数を生成する場合には、生成される擬似乱数列の推測は困難になるものの、任意の係数を特性多項式とする線形フィードバックシフトレジスタを組み合わせると、生成される擬似乱数列が必ずしもM系列(Maximal-length sequences)とはならずに、短い周期で同じ擬似乱数列を繰り返し生成してしまうという問題があるため、予め特定の条件を満たす多項式を多数用意した中から選択して組み合わせる必要があった。これは実際の処理では、常に利用するわけではない線形フィードバックシフトレジスタを実装する必要があり効率的ではなかった。

【特許文献1】特開平10-91066号公報

【特許文献2】特開平10-93548号公報

【特許文献3】特開2000-81969号公報

【発明の開示】

【発明が解決しようとする課題】

[0007]

本発明は、生成される擬似乱数列や送受信されるデータを観測されても、その後生成される擬似乱数列の推測が困難な暗号通信に好適な擬似乱数生成装置および擬似乱数生成プ

ログラムを提供することを目的とする。

【課題を解決するための手段】

[0008]

上記目的を達成するために、請求項1に記載の擬似乱数生成装置は、所定のビット長の 擬似乱数列を生成する擬似乱数生成装置であって、m段のシフトレジスタを有し、所定の ビット長のビット列を出力する第1の線形フィードバックシフトレジスタと、n段のシフ トレジスタを有し、所定のビット長のビット列を出力する第2の線形フィードバックシフ トレジスタと、所定の条件に従って、前記第1の線形フィードバックシフトレジスタおよ び前記第2の線形フィードバックシフトレジスタを構成する各シフトレジスタの初期値を 生成し、それぞれの当該初期値を前記第1の線形フィードバックシフトレジスタおよび前 記第2の線形フィードバックシフトレジスタへ供給する初期値生成手段と、所定の条件に 従って、前記第2の線形フィードバックシフトレジスタの特性多項式の係数を生成し、前 記第2の線形フィードバックシフトレジスタへ供給する多項式係数生成手段と、前記第1 の線形フィードバックシフトレジスタの特性多項式として原始多項式を前記原始多項式よ り少ない情報量の識別番号と共に複数記憶する原始多項式記憶手段と、所定の条件に従っ て、前記原始多項式記憶手段に記憶されている原始多項式を1つ選択し、その原始多項式 の係数を特性多項式の係数として前記第1の線形フィードバックシフトレジスタへ供給す る原始多項式選択手段と、前記第1の線形フィードバックシフトレジスタから出力される ビット列と、および前記第2の線形フィードバックシフトレジスタから出力されるビット 列とに基づいて、各ビットの論理演算から所定のビット長の擬似乱数列を生成し、出力す る擬似乱数出力手段とを備えることを特徴とする。

[0009]

また、請求項2に記載の擬似乱数生成装置は、請求項1に記載の擬似乱数生成装置であ って、前記擬似乱数生成装置は、前記原始多項式選択手段によって選択された前記原始多 項式の識別番号、前記初期値生成手段によって生成された前記第1の線形フィードバック シフトレジスタおよび前記第2の線形フィードバックシフトレジスタを構成する各シフト レジスタの初期値、前記多項式係数生成手段によって生成された前記特性多項式の係数の それぞれからなるイニシャルデータを生成、当該イニシャルデータを他の擬似乱数生成装 置へ送出し、当該イニシャルデータを他の擬似乱数生成装置から受信した場合は、当該イ ニシャルデータから前記第1のフィードバックシフトレジスタと前記第2のフィードバッ クシフトレジスタとの各初期値を抽出して前記第1の線形フィードバックシフトレジスタ と前記第2の線形フィードバックシフトレジスタに供給し、当該イニシャルデータから前 記特性多項式の係数を抽出して前記第2の線形フィードバックシフトレジスタへ供給し、 当該イニシャルデータから前記原始多項式の識別番号を抽出して前記原始多項式選択手段 に供給する通信手段を備え、前記原始多項式選択手段は、前記通信手段によって抽出され た前記識別番号を基に、前記原始多項式記憶手段に記憶されている原始多項式を1つ選択 し、その原始多項式の係数を前記第1の線形フィードバックシフトレジスタへ供給する手 段であることを特徴とする。

[0010]

また、請求項3に記載の擬似乱数生成プログラムは、所定のビット長の擬似乱数列を生 成するコンピュータによって実行される擬似乱数生成プログラムであって、当該擬似乱数 生成プログラムは、前記コンピュータをm段のシフトレジスタを有し、所定のビット長の ビット列を出力する第1の線形フィードバックシフトレジスタと、n段のシフトレジスタ を有し、所定のビット長のビット列を出力する第2の線形フィードバックシフトレジスタ と、所定の条件に従って、前記第1の線形フィードバックシフトレジスタおよび前記第2 の線形フィードバックシフトレジスタを構成する各シフトレジスタの初期値を生成し、そ れぞれの当該初期値を前記第1の線形フィードバックシフトレジスタおよび前記第2の線 形フィードバックシフトレジスタへ供給する初期値生成手段と、所定の条件に従って、前 記第2の線形フィードバックシフトレジスタの特性多項式の係数を生成し、前記第2の線 形フィードバックシフトレジスタへ供給する多項式係数生成手段と、前記第1の線形フィ

ードバックシフトレジスタの特性多項式として原始多項式を前記原始多項式より少ない情報量の識別番号と共に複数記憶する原始多項式記憶手段と、所定の条件に従って、前記原始多項式記憶手段に記憶されている原始多項式を1つ選択し、その原始多項式の係数を特性多項式の係数として前記第1の線形フィードバックシフトレジスタへ供給する原始多項式選択手段と、前記第1の線形フィードバックシフトレジスタから出力されるビット列と、および前記第2の線形フィードバックシフトレジスタから出力されるビット列とに基づいて、各ビットの論理演算から所定のビット長の擬似乱数列を生成し、出力する擬似乱数出力手段として機能させることを特徴とする。

[0011]

また、請求項4に記載の擬似乱数生成プログラムは、請求項3に記載の擬似乱数生成プ ログラムであって、前記擬似乱数生成プログラムは、前記コンピュータを前記原始多項式 選択手段によって選択された前記原始多項式の識別番号、前記初期値生成手段によって生 成された前記第1の線形フィードバックシフトレジスタおよび前記第2の線形フィードバ ックシフトレジスタを構成する各シフトレジスタの初期値、前記多項式係数生成手段によ って生成された前記特性多項式の係数のそれぞれからなるイニシャルデータを生成、当該 イニシャルデータを他の擬似乱数生成装置へ送出し、当該イニシャルデータを他の擬似乱 数生成装置から受信した場合は、当該イニシャルデータから前記第1のフィードバックシ フトレジスタと前記第2のフィードバックシフトレジスタとの各初期値を抽出して前記第 1の線形フィードバックシフトレジスタと前記第2の線形フィードバックシフトレジスタ に供給し、当該イニシャルデータから前記特性多項式の係数を抽出して前記第2の線形フ ィードバックシフトレジスタへ供給し、当該イニシャルデータから前記原始多項式の識別 番号を抽出して前記原始多項式選択手段に供給する通信手段としても機能させ、前記原始 多項式選択手段は、前記通信手段によって抽出された前記識別番号を基に、前記原始多項 式記憶手段に記憶されている原始多項式を1つ選択し、その原始多項式の係数を前記第1 の線形フィードバックシフトレジスタへ供給する手段であることを特徴とする。

【発明の効果】

[0012]

本発明によれば、常に所定のM系列より長い周期の擬似乱数列を生成することが可能となり、初期値だけでなく、特性多項式の係数も任意に設定できるため、生成された擬似乱数列を観測されてもその後生成される擬似乱数列を推測することは困難であり、生成される擬似乱数列の安全性を確保することができ、通信されるデータの安全性が保障される。

[0013]

また、第1の線形フィードバックシフトレジスタの特性多項式として設定される原始多項式の選択には、その識別情報を用いることにより、係数を送受信するより少ないデータ量で済む。

【発明を実施するための最良の形態】

[0014]

本発明の実施形態を、図1~図9を用いて説明する。なお、擬似乱数生成装置1が生成する擬似乱数のビット長をh+1とする。

[0015]

≪第1の実施形態≫

第1の実施形態における擬似乱数生成装置1は、図1に示すように、第1線形フィードバックシフトレジスタ2、第2線形フィードバックシフトレジスタ3、初期値生成部4、 多項式係数生成部5、および擬似乱数出力部6を有する。

[0016]

第1線形フィードバックシフトレジスタ2は、m次の線形フィードバックシフトレジスタであり、m個のフリップフロップ回路を有する(詳細については後述)。また、第2線形フィードバックシフトレジスタ3は、n次の線形フィードバックシフトレジスタであり、n個のフリップフロップ回路を有する(詳細については後述)。

[0017]

初期値生成部4は、外部から入力される初期情報、あるいは予め定められた所定の条件 、例えば、日時情報のように常に変化する情報や熱雑音等の物理現象を利用して得られる 条件に従って、第1線形フィードバックシフトレジスタ2を構成する各フリップフロップ の初期値ia (iam-1,iam-2,…,ia1,iao) を生成し、第1線形フィードバックシフトレジス タ2へ供給する機能、第2線形フィードバックシフトレジスタ3を構成する各フリップフ ロップの初期値ib(ib_{n-1} , ib_{n-2} , …, ib_1 , ib_0)を生成し、第2線形フィードバックシフト レジスタ3へ供給する機能を有する。ただし、第2線形フィードバックシフトレジスタ3 からの出力が常に"0"にならないよう、少なくとも初期値iam-1~iaoのいずれか1つが 値"1"であり、同様に、少なくとも初期値 $\mathrm{i}\,b_{n-1}\sim\mathrm{i}\,b_0$ のいずれか1つが値"1"であるこ ととする。

[0018]

また、多項式係数生成部5は、外部から入力される初期情報、あるいは予め定められた 所定の条件、例えば、日時情報のように常に変化する情報や熱雑音等の物理現象を利用し て得られる条件に従って、第2線形フィードバックシフトレジスタ3の特性多項式の係数 $s(s_{n-1}, s_{n-2}, \dots, s_2, s_1)$ を生成し、第 2 線形フィードバックシフトレジスタ 3 へ供給す る機能を有する。

[0019]

また、擬似乱数出力部6は、第1線形フィードバックシフトレジスタ2から順次出力さ れるビット列ra(rao, raı, …, rah-1, rah)と、および第2線形フィードバックシフトレジ スタ3から順次出力されるビット列rb (rbo,rb1,…,rbh-1,rbh) とに基づいて、各ビット の排他的論理和を求め所定のビット長の擬似乱数r (ro, r1, …, rh-1, rh) を生成し、出力 する機能を有する。

[0020]

第1線形フィードバックシフトレジスタ2は、図2に示すように、m個のフリップフロ ップ回路とAND回路、およびXOR回路から構成される。この第1線形フィードバック シフトレジスタ2の特性多項式は、予め定められた原始多項式amx^m+am-1x^{m-1}+am-2x^{m-2}+ \cdots + $a_2 x^2$ + $a_1 x$ + a_0 (ただし、 a_m =1)であり、AND回路それぞれに原始多項式の係数a(a_m -1,…,a1) が設定される。

[0021]

従って、 $a_{i}=0$ (0<i< m) の時は、フリップフロップ FA_{i-1} (0<i< m) から出力される値に 関係なくAND回路からは"0"が出力され、 $a_i=1$ (0 < i < m) の時は、フリップフロップFA $_{i-1}$ (0<i<m) から出力される値が出力される。

[0022]

第2線形フィードバックシフトレジスタ3は、図3に示すように、n個のフリップフロ ップ回路とAND回路、およびXOR回路から構成される。この第2線形フィードバック シフトレジスタ3の特性多項式を $b_n x^n + b_{n-1} x^{n-1} + b_{n-2} x^{n-2} + \cdots + b_2 x^2 + b_1 x + b_0$ とすると、A ND回路それぞれに特性多項式の係数b(b_{n-1}, \cdots, b_1 =係数s)が設定される。

[0023]

従って、 $b_j=0$ (0<j< n) の時は、フリップフロップ FB_{j-1} (0<j< n) から出力される値に 関係なくAND回路からは"0"が出力され、 $b_i=1$ (0<j<n) の時は、フリップフロップF B_{j-1} (0<j<n) から出力される値が出力される。

[0024]

次に、擬似乱数生成装置1Aの動作について、図4のフローチャートに基づいて説明す

[0025]

擬似乱数生成装置1Aが擬似乱数生成の処理を開始すると、まず、初期値生成部4が、 外部から入力される初期情報、あるいは予め定められた所定の条件に従って、初期値ia(iam-1,iam-2,…,ia1,ia0) と初期値ib (ibn-1,ibn-2,…,ib1,ib0) を生成し (ステップS 01)、それぞれの初期値を第1線形フィードバックシフトレジスタ2と第2線形フィー ドバックシフトレジスタ3へ供給する。

[0026]

また、多項式係数生成部 5 が、外部から入力される初期情報、あるいは予め定められた所定の条件に従って、第 2 線形フィードバックシフトレジスタ 3 の特性多項式の係数s(s $_{n-1}$, $_{Sn-2}$, $_{\cdots}$, $_{S2}$, $_{S1}$)を生成し(ステップ $_{S1}$ $_{S2}$ $_{S3}$ $_{S3}$ $_{S4}$ $_{S5}$ $_{S$

[0027]

[0028]

次に、第1線形フィードバックシフトレジスタ 2 にクロック信号を入力すると(ステップS 0 4)、第1線形フィードバックシフトレジスタ 2 は演算を行い、ビットrak を出力する(ステップS 0 5)。同様に、第2線形フィードバックシフトレジスタ 3 にクロック信号を入力すると(ステップS 0 6)、第2線形フィードバックシフトレジスタ 3 は演算を行い、ビットrbk を出力する(ステップS 0 7)。

[0029]

擬似乱数出力部 6 は、第 1 線形フィードバックシフトレジスタ 2 からビットrak が出力され、第 2 線形フィードバックシフトレジスタ 3 からビットrbk が出力されると、両ビット値の排他的論理和を求めビットrkを生成する(ステップ S O S O S O O O

[0030]

[0031]


カウンタkの値がhより大きい場合は、擬似乱数生成装置 1 は擬似乱数生成処理を終了し、これまでに生成されたビット $r_0, r_1, \cdots, r_{h-1}, r_h$ が擬似乱数r($r_0, r_1, \cdots, r_{h-1}, r_h$)として出力される(ステップ S 1 1)。

[0032]

ここで、図 5 を用いて具体的に説明する。一例として、8 ビットの擬似乱数rを出力するものとし、第 1 線形フィードバックシフトレジスタ 2 の原始多項式を x^7+x^3+1 とし、第 1 線形フィードバックシフトレジスタ 2 のフリップフロップ回路を 7 段構成として初期値 ia(ia6, ia5, …, ia1, ia0)= (1,0,1,0,1,0,1)、第 2 線形フィードバックシフトレジスタ 3 のフリップフロップ回路を 8 段構成として初期値ib(ib7, ib6, …, ib1, ib0)= (1,1,1,1,0,0,0,0)、第 2 線形フィードバックシフトレジスタ 3 の特性多項式の係数s(s7, s6, …, s2, s1)= (0,1,1,1,0,1,1) がそれぞれ設定されたとする。

[0033]

まず、1回目のクロック信号が入力されると、第 1 線形フィードバックシフトレジスタ 2 においては、 $FA_0 \rightarrow FA_1$ 、 $FA_1 \rightarrow FA_2$ 、…、 $FA_5 \rightarrow FA_6$ とビットがシフトして(FA_6 , FA_5 , FA_4 , FA_3 , FA_2 , FA_1) = (0,1,0,1,0,1) となる。第 1 線形フィードバックシフトレジスタ 2 の原



[0034]

また、1回目のクロック信号が入力されると、第2線形フィードバックシフトレジスタ 3 においては、 $FB_0 \rightarrow FB_1$ 、 $FB_1 \rightarrow FB_2$ 、…、 $FB_6 \rightarrow FB_7$ とビットがシフトして(FB_7 , FB_6 , FB_5 , FB4,FB3,FB2,FB1) = (1,1,1,0,0,0,0) となる。特性多項式の係数s(s7,s6,…,s2,s1)= (0,1,1,1,0,1,1) から、特性多項式はx⁸+x⁶+x⁵+x⁴+x²+x+1なので、FB₅からFB₆へ出力さ れるビット"1"と、FB3からFB4へ出力されるビット"0"と、FB1からFB2へ出力されるビ ット"0"と、FBoからFB1へ出力されるビット"0" との排他的論理和"1"をFBoにフィ ードバックして図5の+1の状態になり、第2線形フィードバックシフトレジスタ3は"1 "をrboとして出力する。

[0035]

2回目のクロック信号が入力されると、第1線形フィードバックシフトレジスタ2およ び第2線形フィードバックシフトレジスタ3は、同様にビットシフトを行い、原始多項式 と特性多項式に基づいてフィードバックを行い、図5の+2の状態となり、それぞれrai=0 および rb1=1を出力する。

[0036]

このように演算を繰り返すことによって、第1線形フィードバックシフトレジスタ2か らは (rao, ra1, …, ra6, ra7) = (0,0,0,0,1,0,1,1) 、第2線形フィードバックシフトレジ スタ3からは $(rb_0, rb_1, \cdots, rb_6, rb_7) = (1,1,1,1,1,0,0,1)$ が出力され、 $(ra_0, ra_1, \cdots, ra_1, \cdots,$ a_{6} , ra_{7}) = (0,0,0,0,1,0,1,1) と $(rb_{0}$, rb_{1} , \cdots , rb_{6} , rb_{7}) = (1,1,1,1,1,0,0,1) との排他 的論理和から擬似乱数 $r(r_0,r_1,\cdots,r_6,r_7)=(1,1,1,1,0,0,1,0)$ が出力される。

[0037]

≪第2の実施形態≫

第2の実施形態における擬似乱数生成装置1Bは、図6に示すように、第1線形フィー ドバックシフトレジスタ2、第2線形フィードバックシフトレジスタ3、初期値生成部4 、多項式係数生成部 5 、擬似乱数出力部 6 、原始多項式選択部 7 、および原始多項式記憶 部8を有する。なお、第1の実施形態と同じものについては、同じ番号を付し、その詳細 な説明を省略する。

[0038]

原始多項式選択部7は、外部から入力される初期情報に従って、原始多項式記憶部8に 記憶されている原始多項式を1つ選択し、特性多項式としてその原始多項式の係数a(am-1,…,a1)を第1線形フィードバックシフトレジスタ2へ供給する機能を有する。

[0039]

原始多項式記憶部8は、第1線形フィードバックシフトレジスタ2の各AND回路を設 定するための原始多項式を識別番号と共に複数記憶する。この識別番号によって、原始多 項式の係数より少ない情報量で各AND回路を設定することが可能であり、例えば、図6 に示すように、ビット長を2ビットとすると、原始多項式記憶部8は、識別番号No. "00 "は x^7+x^3+1 、識別番号No."01"は $x^7+x^3+x^2+x+1$ 、識別番号No."10"は $x^7+x^4+x^3+x^2+1$ 、 識別番号No. "11" $\mathrm{dx^7} + \mathrm{x^6} + \mathrm{x^5} + \mathrm{x^4} + \mathrm{x^2} + \mathrm{x+1}$ というような原始多項式を記憶する。

[0040]

次に、擬似乱数生成装置1Bの動作について、図7のフローチャートに基づいて説明す る。

[0041]

擬似乱数生成装置 1 B が擬似乱数生成の処理を開始すると、まず、原始多項式選択部 7 が、外部から入力される初期情報に従って、原始多項式記憶部8から原始多項式を1つ選 択し(ステップS21)、その選択した原始多項式の係数を特性多項式の係数a(a_{m-1},… ,a1) として第1線形フィードバックシフトレジスタ2へ供給する。

$[0\ 0\ 4\ 2]$

7/

特願2004-023335

また、初期値生成部4は、外部から入力される初期情報、あるいは予め定められた所定 の条件に従って、初期値ia(iam-1,iam-2,…,ia1,ia0)と初期値ib(ibn-1,ibn-2,…,ib1 ,ibo) を生成し(ステップS22)、それぞれの初期値を第1線形フィードバックシフト レジスタ2と第2線形フィードバックシフトレジスタ3へ供給する。

[0043]

また、多項式係数生成部5が、外部から入力される初期情報、あるいは予め定められた 所定の条件に従って、第2線形フィードバックシフトレジスタ3の特性多項式の係数s(s n-1, Sn-2, \cdots , S2, S1) を生成し(ステップS23)、第2線形フィードバックシフトレジ スタ3へ供給する。

[0044]

第1線形フィードバックシフトレジスタ2と第2線形フィードバックシフトレジスタ3 は、原始多項式選択部7、初期値生成部4、および多項式係数生成部5から各初期値と係 数が供給されると、各フリップフロップ回路とAND回路に各初期値と係数を設定し、出 力ビット数をカウントするカウンタkの値をk=0に設定する(ステップS24)。第1 線形フィードバックシフトレジスタ2の各フリップフロップ回路FAm-1,FAm-2,…,FA1,FA0 には、初期値ia (iam-1,iam-2,…,ia1,ia0) が設定され、各AND回路には、原始多項式 選択部7から供給された特性多項式の係数a(am-1,…,a1)が設定される。また、第2線 形フィードバックシフトレジスタ3の各フリップフロップ回路FBn-1,FBn-2,…,FB1,FB0に は、初期値ib (ibn-1, ibn-2, …, ib1, ib0) が設定され、各AND回路には、特性多項式の 係数s $(s_{n-1}, s_{n-2}, \dots, s_2, s_1)$ が設定される。なお、図3の第2線形フィードバックシフ トレジスタ3では、 $b_n=1,b_0=1$ としているが、 b_n および b_0 にAND回路を設けて、他の係 数と同様に任意の値を設定できるようにしてもよい。

[0045]

以降、第1の実施形態(ステップS04~ステップS11)と同様の処理を行って擬似 乱数r $(r_0, r_1, \dots, r_{h-1}, r_h)$ を出力する(ステップS25~ステップS32)。

[0046]

≪第3の実施形態≫

第3の実施形態として、2つの擬似乱数生成装置1、例えば送信装置側に設けられた擬 似乱数生成装置1と受信装置側に設けられた擬似乱数生成装置1とで特性多項式の係数と 初期値(イニシャルデータ)を共有して、同じ擬似乱数を生成する擬似乱数生成装置1C を示す。

[0047]

第3の実施形態における擬似乱数生成装置1Cは、図8に示すように、第1線形フィー ドバックシフトレジスタ2、第2線形フィードバックシフトレジスタ3、初期値生成部4 、多項式係数生成部5、擬似乱数出力部6、原始多項式選択部7、原始多項式記憶部8、 および通信部9を有する。なお、第1の実施形態および第2の実施形態と同じものについ ては、同じ番号を付し、その詳細な説明を省略する。また、便宜的に、イニシャルデータ 送信側の擬似乱数生成装置1の構成要件には"t"の文字を、イニシャルデータ受信側の 擬似乱数生成装置1の構成要件には"r"の文字を付す。

[0048]

通信部9は、原始多項式選択部7が選択した原始多項式の識別番号、初期値生成部4が 生成した初期値ia (iam-1,iam-2,…,ia1,iao) および初期値ib (ibn-1,ibn-2,…,ib1,ibo)、多項式係数生成部 5 が生成した特性多項式の係数s(sn-1,sn-2,…,s2,s1)を基に、 原始多項式の識別番号、特性多項式の係数の初期値、および各初期値のそれぞれのビット 列からなるイニシャルデータを生成する機能、およびそのイニシャルデータを他の擬似乱 数生成装置1と送受信する機能を有する。

[0049]

また、通信部9は、イニシャルデータを受信した場合は、イニシャルデータから初期値 ib (ib_{n-1}, ib_{n-2}, ···, ib₁, ib₀) と特性多項式の係数s (s_{n-1}, s_{n-2}, ···, s₂, s₁) とを抽出し 、第2線形フィードバックシフトレジスタ3に供給する機能、イニシャルデータから初期 値ia(ia_{m-1} , ia_{m-2} , …, ia_1 , ia_0)を抽出し、第1線形フィードバックシフトレジスタ2に供給する機能、イニシャルデータから原始多項式の識別番号を抽出し、原始多項式選択部7に供給する機能を有する。

[0050]

次に、2つの擬似乱数生成装置1Cで同じ擬似乱数を生成する際の動作について、図9のシーケンス図に基づいて説明する。

[0051]

擬似乱数生成装置 1 C t が擬似乱数生成の処理を開始すると、まず、原始多項式選択部7 t が、外部から入力される初期情報に従って、原始多項式記憶部8 t から原始多項式を1つ選択し(ステップS 4 1)、その選択した原始多項式の係数を特性多項式の係数a(am-1,…,a1)として第 1 線形フィードバックシフトレジスタ 2 t へ供給すると共に、通信部9 t へ原始多項式の識別番号を供給する。

[0052]

[0053]

また、多項式係数生成部 5 t が、外部から入力される初期情報、あるいは予め定められた所定の条件に従って、第 2 線形フィードバックシフトレジスタ 3 t の特性多項式の係数 s ($s_{n-1}, s_{n-2}, \dots, s_2, s_1$) を生成し(ステップ S 4 3)、第 2 線形フィードバックシフトレジスタ 3 t と通信部 9 t へ供給する。

[0054]

[0055]

また、通信部9tは、原始多項式の識別番号、特性多項式の係数、および各初期値のそれぞれのビット値からなるイニシャルデータを生成し擬似乱数生成装置1Crへ送信する(ステップS45)。この時、通信部9tは、所定の暗号化方式でイニシャルデータを暗号化して送信しても良い。

[0056]

例えば、原始多項式の識別番号が2ビット("10")、初期値iaが7ビット("1010101")、初期値ibが8ビット("11110000")、特性多項式の係数sが7ビット("0111011")であった場合、イニシャルデータは24ビットのデータ列(識別番号 | 初期値ia | 初期値ib | 係数s) = (1010101011111100000111011)となる。

[0057]

以降、擬似乱数生成装置 1 C t は、第 1 の実施形態(ステップ S 0 4 ~ステップ S 1 1)と同様の処理を行って擬似乱数r (r_0 , r_1 , … , r_{h-1} , r_h)を出力する(ステップ S 4 6 ~ ステップ S 5 1)。

[0058]

一方、擬似乱数生成装置1Crの通信部9rは、擬似乱数生成装置1Ctからイニシャ ルデータを受信すると(ステップS52)、イニシャルデータから初期値ib(ibn-1,ibn-2,…,ib1,ib0) と特性多項式の係数s (sn-1, Sn-2, …, S2, S1) とを抽出し、第2線形フィ ードバックシフトレジスタ3rに供給し、イニシャルデータから初期値ia (iam-1,iam-2, …, ia1, ia0) を抽出し、第1線形フィードバックシフトレジスタ2rに供給し、イニシャ ルデータから原始多項式の識別番号を抽出し、原始多項式選択部7 r に供給する。なお、 受信したイニシャルデータが暗号化されている場合は、通信部9は、復号化してイニシャ ルデータを得る。

[0059]

原始多項式選択部7 r は、原始多項式の識別番号が供給されると、その識別番号に該当 する原始多項式を原始多項式記憶部8 r から1つ選択し(ステップS53)、その選択し た原始多項式の係数を特性多項式の係数a(am-1,…,a1)として第1線形フィードバック シフトレジスタ2rへ供給する。

[0060]

また、第1線形フィードバックシフトレジスタ2rと第2線形フィードバックシフトレ ジスタ3 r は、原始多項式選択部7 r 、および通信部9 r から各初期値と各係数が供給さ れると、各フリップフロップ回路とAND回路に各初期値と係数を設定し、出力ビット数 をカウントするカウンタkの値をk=0に設定する(ステップS54)。

[0061]

以降、擬似乱数生成装置1Crは、第1の実施形態(ステップS04~ステップS11)と同様の処理を行って擬似乱数r(ro,r1,…,rh-1,rh)を出力する(ステップS55~ ステップS60)。

[0062]

このようにして、2つの擬似乱数生成装置1でイニシャルデータを共有することによっ て、同じ擬似乱数を生成することが可能となる。

[0063]

なお、擬似乱数生成装置1は、上記の機能を記述した擬似乱数生成プログラムを汎用コ ンピュータに実行させることによって実現させても良い。この擬似乱数生成プログラムは 、記録媒体から読み取られて汎用コンピュータに実行されても良いし、ネットワークを介 して外部から伝送されて汎用コンピュータに実行されても良い。

【図面の簡単な説明】

[0064]

- 【図1】擬似乱数生成装置Aの機能構成を示す図である。
- 【図2】第1線形フィードバックシフトレジスタの回路構成を示す図である。
- 【図3】第2線形フィードバックシフトレジスタの回路構成を示す図である。
- 【図4】第1の実施形態における擬似乱数生成の処理を示すフローチャートである。
- 【図5】第1線形フィードバックシフトレジスタと第2線形フィードバックシフトレ ジスタの値の遷移を示す図である。
- 【図6】擬似乱数生成装置Bの機能構成を示す図である。
- 【図7】第2の実施形態における擬似乱数生成の処理を示すフローチャートである。
- 【図8】擬似乱数生成装置Cの機能構成を示す図である。
- 【図9】第3の実施形態における擬似乱数生成の処理を示すシーケンス図である。


【符号の説明】

[0065]


- 1 A、B、C 擬似乱数生成装置
- 第1線形フィードバックシフトレジスタ
- 3 第2線形フィードバックシフトレジスタ
- 初期值生成部
- 5 多項式係数生成部


- 6 擬似乱数出力部
- 7 原始多項式選択部
- 8 原始多項式記憶部
- 9 通信部

【書類名】図面 【図1】





【図2】





【図4】








 $x^{7}+x^{3}+1$ (a₆,a₅,a₄,a₃,a₂,a₁=(000100)

第2線形フィードバックシフトレジスタ

 $x^{8+}x^{6}x^{5+}x^{4}x^{2}x+1$










7/


【図7】





【図9】





【要約】

擬似乱数列や送受信されるデータを観測されても、その後生成される擬似乱数 【課題】 列の推測が困難な暗号通信に好適な擬似乱数生成装置および擬似乱数生成プログラムを提 供する。

擬似乱数生成装置1は、第1線形フィードバックシフトレジスタ2、第2 【解決手段】 線形フィードバックシフトレジスタ3、初期値生成部4、多項式係数生成部5および擬似 乱数出力部6を有し、初期値生成部4は、初期値を生成し、第1線形フィードバックシフ トレジスタ2および第2線形フィードバックシフトレジスタ3へ供給し、多項式係数生成 部5は、特性多項式の係数を生成して第2線形フィードバックシフトレジスタ3へ供給し 、擬似乱数出力部6は、第1線形フィードバックシフトレジスタ2および第2線形フィー ドバックシフトレジスタ3から順次出力されるビット列とを基に、各ビットの排他的論理 和から擬似乱数列を生成、出力する。

【選択図】 図1

特願2004-023335

出願人履歴情報

識別番号

[000004329]

1. 変更年月日 [変更理由]

1990年 8月 8日

変更埋田」 住 所 氏 名 新規登録 神奈川県横浜市神奈川区守屋町3丁目12番地

日本ビクター株式会社